Главная » 2018 » Январь » 22 » Языки VHDL и VERILOG в проектировании цифровой аппаратуры
15:33
Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Языки VHDL и VERILOG в проектировании цифровой аппаратуры — Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.
Название: Языки VHDL и VERILOG в проектировании цифровой аппаратуры Автор: Поляков А. К. Издательство: СОЛОН-Пресс Год: 2016 Страниц: 313 Формат: PDF Размер: 53,0 МБ Качество: отличное Язык: русский
